Eingebettete Hardware-/Software-Systeme

Oberseminar Eingebettete Hardware-/Software-Systeme

Im Oberseminar finden Vorträge zu aktuellen Forschungsarbeiten statt. Bei den Forschungsarbeiten kann es sich um Bachelor- oder Masterarbeiten oder angestrebte Promotionen handeln.

Das Oberseminar der Abteilung Eingebettete Hardware-/Software-Systeme findet dienstags ab 14:15 Uhr im Raum F02 (wenn nicht anders angegeben) statt. Der hier zu findende Terminplan wird stetig aktualisiert. Wenn an einem Tag kein Vortrag geplant ist, findet das Oberseminar nicht statt.

Aktueller Terminplan

(Vergangene Termine finden Sie im Terminarchiv.)

26.06.2018

Titel:
Ausführungszeit und Power-Analyse von Scenario-aware Synchronous Dataflow Graphs auf FPGA basierten MPSoCs

Abstract:
Durch die immer weiter steigenden Anforderungen von Applikationen auf die System-Architektur steigt auch die benötigte energetische Leistung. Um die Nachteile der benötigten Leistung zu entkommen, werden Powermanager für das Managen von Ressources benutzt. In dieser Arbeit wird für ein Beispiel untersucht, ob das Model of Computation: "Finite State Machine - Scenario Aware Dataflow" für die Modellierung des Powermanagers geeignet ist.

Typ:
Zwischenvortrag Masterarbeit

Vortragende:
Oliver Klemp

Raum/Zeit:
F02 (OFFIS) / 14:15

03.07.2018

Titel:
Entwicklung eines Adapters zur realzeitfähigen Hardware-in-the-Loop Simulation zwischen einem Multi-Rotor Avionik-Computer und einem Flugsimulator

Abstract:
Für die geplante Hardware-in-the Loop Simulation des im OFFIS als Demonstrator genutzten Multi-Rotor-Systems muss eine Verbindung zwischen einem Flugsimulationsrechner und der Avionik auf der realen Hardware hergestellt werden. Diese Verbindung, basierend auf Netzwerkverbindung, I²C- und PPM- (Pulse-Pause-Modulation) Schnittstellen, wird mittels eines realzeitfähigen Adapterboards am Beispiel des Zybo-Boards im Rahmen der Bachelorarbeit realisiert.

Typ:
Zwischenvortrag Bachelorarbeit (deutschsprachig)

Vortragende:
Michael Knigge-Titze

Raum/Zeit:
F02 (OFFIS) / 14:15

10.07.2018

Titel:
LUTNet: Deep learning with FPGA LUT networks

Abstract:
The intention of this work is to asses sparse, regular and low bit-width networks for their object recognition rates. Such networks can efficiently be implemented onto FPGAs. In contrast to conventional learning techniques, these LUT nets cannot be trained by back-propagating the effect of their parameter gradients onto the training results. Instead, new heuristics have to be developed and tested.

Typ:
Zwischenvortrag Bachelorarbeit (deutschsprachig)

Vortragende:
Moritz Könnecke

Raum/Zeit:
F02 (OFFIS) / 14:15

28.08.2018

Termin entfällt

18.12.2018

Termin entfällt

 

Kontakt

Leitung:

Wissenschaftliche Mitarbeiter:

Sekretariat:

Escherweg 2
26121 Oldenburg 
Tel.: +49 441 9722-283
Fax: +49 441 9722-282